

Citation (b)

Translated Excerpt of Japanese Patent Laid-Open Publication HEI 3-179830

Published: August 5, 1991 (3rd year of Heisei)

Title: FRAME PHASE ALIGNING SYSTEM USING

BUFFER MEMORY WITH A REDUCED CAPACITY

Case:

Japanese Patent Application No. HEI 2-245085

Filed:

September 14, 1990 (2nd year of Heisei)

Priority number: HEI 1-238502

Priority date: September 14, 1989

Priority country: JP

Inventors: Kurenai MURAKAMI, et al.

Applicant: NIPPON ELECTRIC CO.

Attorneys: Yosuke GOTO, et al.

Int. Class: H 04 J 3/06, H 04 L 7/00

* * * * * * * * * * * * * * *

From Page 3, Upper-Right Column, Line 17 to Page 4, Upper-Left Column, Line 17:

"(Prior Art)

Generally, a time division multiplex (TDM) communication system has the so-called frame alignment section for synchronizing a plurality of TDM signals.

Here, referring to FIGs. 7 and 8, a description will be given about a conventional frame alignment section.

Referring first to FIG. 7, a frame alignment section 10 has a buffer memory 11 to which an input frame signal is written under control of a writing circuit 12.

An input clock generating circuit 13 generates a clock signal as an input clock based on the input frame signal or through another known method. Input frame synchronous signal (F.S.P.) generating circuit 14 generates a frame synchronous signal from the input frame signal to generate an input frame synchronous signal. The input clock and the input frame synchronous signal are transferred to the writing circuit 12, and then the writing circuit 12 controls a writing operation.

hand, an output frame synchronization generator 17 generates an output frame synchronous signal. The output frame synchronous signal is generated on a preset time, and the phase of the output frame synchronous signal is different from or later than the phase of the input frame synchronous signal.

FIG. 8 shows the relation among an input frame synchronous signal 21, an input clock signal 22, an input frame signal 23, an output frame synchronous signal 24, an output clock signal 25 and an output frame signal 26. The output frame signal 26 is identical to the input frame signal 23 except that the output frame signal 26 has a delay equal to the phase difference between the input frame synchronous signal 22 and the output frame synchronous signal 24. Accordingly, the buffer memory needs a memory capacity sufficient to store the whole of one frame signal in order to allow the maximum delay (that is, the delay for one frame) of the output frame synchronous signal.

Hereinafter, a description is given about a format of a frame signal. As given as reference numerals 23 and 26 in FIG. 8, a frame signal consists of a plurality of time slots (nine time slots in FIG. 8). Some of the time slots (two time slots in FIG. 8) are assigned to an overhead section 27 so that the remaining time slots (seven time slots in FIG. 8), which are assigned to a subframe section 28, may carry transport overhead signals 28 for carrying data or message. In FIG. 8, the overhead section 27 has a frame synchronous signal F and a message pointer P. Data information in the subframe section 28 is possessed of seven channels a, b, ... and g. As shown in FIG. 8, different channel numbers are assigned to each of the seven channels, and these channels are arranged in specified time slots in the subframe section 28 after the overhead section 27. In other words, these channels are arranged in the order of channel numbers in the subframe section 28 next to the first channel assigned to the third slot. Consequently, the pointer P in the overhead section 27 indicates "3".

* * * * * * * * * * * * * * * * * *

⑩日本国特許庁(JP)

① 特許出願公開

⑩公開 平成3年(1991)8月5日

⑫ 公 開 特 許 公 報(A) 平3-179830

®Int. Cl. 5

識別記号

广内整理番号

H 04 J H 04 L 3/06 7/00 D Ã 7925-5K 8949-5K

審査請求 未請求 請求項の数 4 (全10頁)

図発明の名称

フレーム位相同期方式

创特 願 平2-245085

願 平2(1990)9月14日 29出

優先権主張

②平1(1989)9月14日③日本(JP)③特願 平1-238502

個発 明 者 上

東京都港区芝5丁目7番1号 日本電気株式会社内 紅

明 者 滅 個発 村

勉 東京都港区芝5丁目7番1号 日本電気株式会社内 清 東京都港区芝5丁目7番1号 日本電気株式会社内

井 者 室 個発 明

東京都港区芝5丁目7番1号

額 個代 理

勿出

日本電気株式会社 弁理士 後藤 洋介

外2名

四日 象田

1. 発明の名称

フレーム位相同期方式

2. 特許請求の範囲

1. 人力フレーム借号としての入力時分割多金 化信号を出力フレーム同期信号に対して位相配列 して出力フレーム信号を出力する方式であって、 前記入力フレーム信号のフレームフォーマットは。 複数のチャンネル信号を伝送する人力サブフレー ム部と前記チャンネル信号の伝送を制御するため に伝送オーバヘッド信号を伝送する入力オーバヘ ッド部とから成り、彼入力オーバヘッド部は入力 フレーム同期信号を含んでいるフレーム位相同期 方式において、前記入力フレーム信号を受けて彼 入力フレーム信号を前記入力オーバヘッド部につ いては分離オーバヘッド部として、前記入力サブ フレーム怒については分離サブフレーム部として それぞれ分離するための分離手段と、波分離手段

に接続されて前記分離サブフレーム部をストアす るためのストア手段と、前記分離手段に接続され 前記分離オーバヘッド部と前記出力フレーム同期 信号とを受けて前記入力フレーム同期信号と前記 出力フレーム同期信号との間の位相並で決まる出 カオーバヘッド部を作成するための作成手段と、 前記ストア手段と前記作成手段とに抜続され前記 出力フレーム同期信号を受けて前記出力オーバへ ッド部を前記出力フレーム信号の一部に付加して 出力するための多頭化手段とを含み、核多頭化手 敗は、前記ストア手段からそこにストアされた前 紀チャンネル信号を読み出しチャンネル信号とし て読み出し、彼読み出しチャンネル信号を前記出 カフレーム信号の残りの部分に付加して出力し、 前記出力フレーム信号が前記出力オーバヘッド部 と前記読み出しチャンネル信号を伝送する出力サ プフレーム部とから成るようにしたことを侍徴と するフレーム位相同朋方式。

2. 請求項1記載のフレーム位相周期方式にお いて、前記入力フレーム信号は()で患される数

の複数のタイムスロットから成り、彼タイムスロ ットのx番目は前記入力オーバヘッド邸に割り当 てられ、前記チャンネル信号は互いに異なるチャ ンネル番号を割り当てられ、前紀チャンネル信号 の先頭のものは前記入力サプフレーム部における 特定のタイムスロットで伝送され、残りの前記チ ャンネル信号は前記入力サプフレーム部における 我りのタイムスロットに割り当てられると共に、 前にチャンネル信号の順で配列され、前に入力オ ーパヘッド部は該入力オーパヘッド部と前記特定 のタイムスロットとの間のタイムスロット数を示 すためのメッセージポインタPを含み。前記出力 フレーム同期信号は前記入力フレーム同期信号に 対してyだけ遅延され、前記x、P、yはそれぞ れ整数であり、前記出力オーバヘッド部は出力メ ッセージポインタPxを含み、前紀作成手段は、 Ps(y-x)の時前記出力メッセージポインタ PxをPx=(P-y)mod llの式に基づ いて、P>(y-x)の時前記出力メッセージポ

の式に基づいてそれぞれ計算し、前記出力フレーム信号は前記出力サブフレーム部における特定のタイムスロット中に前記先頭チャンネル信号を打し、前記Pxは前記出力オーバヘッド部と前記特定のタイムスロットとの間のタイムスロット数を表すことを特徴とするフレーム位相同期方式。

けて前記変換オーバヘッド部を分離オーバヘッド 部として、前記変換サブフレーム部を分離サブフ レーム部としてそれぞれ分離するための分離手段 と、波分離手段に接続され前記分離サブフレーム **那をストアするためのストア手段と、前記分離手** 及に接続され前記分離オーバヘッド部と前記出力 フレーム同期信号とを受けて前記変換フレーム同 期借号と前記出力フレーム問期信号との間の位相 **並で決まる出力オーバヘッド部を作成するための** 作成手段と、前記ストア手段と前記作成手段とに **被続され前記出力フレーム同期信号を受けて該出** カフレーム信号の一部に前記出力オーバヘッド部 を付加して出力するための多贯化手段とを含み。 放多 風化手段は、前記ストア手段からストアされ たチャンネル信号を読み出して前記出力フレーム 信号の残りの部分に前記読み出しチャンネル信号 を付加し、前紀出力フレーム信号が前記出力オー パヘッド部と前記読み出しチャンネル信号を伝送 する出力サプフレーム部とから成るようにしたこ とを特徴とするフレーム位相同期方式。

4. 額求項3記載のフレーム位相同期方式にお いて、前記入力時分割多重化信号はデータ信号に 対してパルススタッフ同期が2回行われると共に、 前記データ信号と第1、第2のスタッフパルスと から成り、前記変換手段は、前記入力時分割多質 化信号と前記入力クロック信号とを受けて前記入 力時分割多重化信号から前記第2のスタッフパル スを飲去するようにデスタッフを行い第1のデス タッフ借号を出力すると共に、前紀第2のスタッ フパルスの時間位置において前紀入力クロック信 号のクロックパルスを除去して第1の除去クロッ ク信号を出力する第1のデスタッフ手段と、故范 1のデスタッフ手段に接続され前記第1の除去ク ロック公号の創御の法に前記第1のデスタッフは 母をストアするための第1のパッファメモリと、 前記出力クロック信号を受けて前記第1の除去ク ロック信号と等しい平均周波数を有する第2のク ロック信号を作成すると共に、前記第2のクロッ ク信号の制御の基に前記第1のバッファメモリか ら前記郊1のデスタッフ信号を第1の読み出し信



号として、旅み出して波第1の読み出し信号に第3 のスタッフバルスを加えて第3のスタッフ信号を 出力するための第1のスタッフ手段と、前記出力 クロック 信号と前記第 1 のスタッフ信号とを受け て前記第1のスクッフ信号から前記第3のスタッ フバルスを除去し、前記第3のスクッフパルスの 時間位置において前記出力クロック信号のクロッ クパルスを除去して第2の除去クロック信号を出 力するための第2のデスタッフ手段と、前記第2 の除去クロック個母と前記却2のデスタッフ倡号 とを受けて前記節2のデスタッフ信号から前記第 1のスタッフバルスを除去すると共に、前記第1 のスタッフパルスの時間位置において前記第2の 除去クロック信号のクロックパルスを除去して箔 3の除去クロック信号を出力するための第.3のデ スタッフ手段と、前記第3のデスタッフ信号と前 記第3の除去クロック信号とを受けて前記第3の 除去クロック信号の制御の基に前記第3のデスタ ッフ信号をストアするための第2のバッファメモ りと、前記出力クロック信号を受けて前記第3の

除去クロック信号と特しい平均周波数を有する第3のクロック信号を作成すると共に、前記第3のクロック信号の制力のもとに前記第2のバッファメモリから前記第3のデスクッフ信号を第2の統み出して政策2の統み出して政策2の統み出して対して第2のスタッフがは号に同期として出力するための第2のスタッフ手段とから成ることを特徴とするフレーム位相同期方式。

3. 発明の詳細な説明

(磁業上の利用分野)

本発明は時分割多重化(TDM)通信装置に関し、特に、このような装置に用いられるフレーム位相同期方式に関する。

(従来の技術)

一般に、TDM通信袋園には所謂フレーム配列 郎が確えられており、このフレーム配列部で複数 のTDM信号を同期している。

ここで、第7図及び第8図を参照して、従来の フレーム配列部について説明する。

まず、第7図を参照して、フレーム配列部10 はパッファメモリ11を備えており、このパッファメモリ11には書き込み回路12の制御によって人力フレーム信号が書き込まれる。

入力クロック発生回路13は入力フレーム信号に基づいてまたは他の公知の方法で入力クレーム同期信号(F.S.P.)発生回路14は入力フレーム同期信号を生成することによって入力フレーム同期信号を生成する。入力によって入力フレーム同期信号を生成する。入力によって入力フレーム同期信号を生成する。入力によって入力によって、普多込み回路12は普多込み動作を制御する。

バッファメモリ11に書き込まれたフレーム信号は読み出し回路15の制御によってバッファメモリ11から出力フレーム信号として読み出される。出力クロック発生器16は入力クロック信号に同期した出力クロック信号を生成する。一方、

出力フレーム同期信号免生器17は出力フレーム同期信号を発生する。この出力フレーム同期信号は予め定められた時間に発生され、そして、位相が入力フレーム同期信号に対して異なるか遅れている。

第8図には入力フレーム同期信号21、入力フレーム同期信号23、出力フレーム信号23、出力フレーム信号23、出力フレーム信号24、出力クロック信号24に開発を示す。出力フレーム信号26に関係を示す。出力フレーム信号24に関係をはいて、出力フレーム信号に変更を受ける。とを除いて入力フレーム信号に変更である。 1フレーム信号全体を格納するに十分な要係をよっことが求められる。

ここで、フレーム信号のフォーマットについて 説明する。第8回において番号23及び26で示 すように、フレーム信号は複数のタイムスロット を備えている(第8回では9個のタイムスロット が示されている)。 データ又はメッセージを撮送 するためのサブフレーム部28に割り当てられた 残タイムスロット (第8図において7タイムスロ ット) でトランスポートオーバーヘッドを搬送す るため、タイムスロットのいくつか(第8図にお いては2個)はオーバーヘッド部27に割り当て られる。図示の例において、オーバーヘッド部2 7はフレーム間期信号Fとメッセージポインター Pを得えており、そして、サブフレーム部28内 のデータ情報は7チャネルa, b , … , g を窺え ている。図示のように、このフチャネルにはチャ ネル番号が朝り当てられ、オーバーヘッド部27 の後にサプフレーム部28内のタイムスロットの 特定スロット、つまり第3のスロットに割り当て られた第1のチャネルの次のサブフレーム部28 内のチャネル番号の順に配列される。従って、オ -パーヘッド部27内のポインターPは3を示す。 (発明が解決しようとする課題)

ところで、従来のフレーム配列部ではパッファ メモリが一つのフレーム信号全体を格納するため

+ーマットは、複数のチャンネル信号を伝送する 入力サプフレーム部と前記チャンネル信号の伝送 を制御するために伝送オーバヘッド信号を伝送す る人力オーパヘッド部とから成り。故入力オーパ ヘッド部は入力フレーム同期信号を含んでいるフ レーム位相同期方式において、前記入力フレーム 信号を受けて嵌入力フレーム信号を前記入力オー パヘッド部については分離オーバヘッド部として。 前紀入力サブフレーム部については分離サブフレ - ム郎としてそれぞれ分離するための分離手段と, **後分離手段に接続されて前記分離サブフレーム部** をストアするためのストア手段と、前記分離手段 に接続され前記分離オーバヘッド部と前記出カフ レーム同期信号とを受けて前記入力フレーム同期 信号と前記出力フレーム周期信号との間の位相登 で決まる出力オーバヘッド部を作成するための作. 成手段と、前記ストア手段と前記作成手段とに接 続され前記出力フレーム周期信号を受けて前記出 カオーバヘッド部を前記出力フレーム信号の一部 に付加して出力するための多皿化手段とを含み、

十分なメモリ容量をもつ必要があり、さらに、入 カフレーム信号と出力フレーム信号との位相差が 大きいと、パッファメモリにおいて大きな遅延が 生じ、信号品質が低下してしまう。

また、TDM通信装配において、互いにピットレートが異なるフレーム信号、つまり、非同期のフレーム信号を処理する場合、ピットレートを互いに一致させる必要がある。

本苑明の目的は小メモリお母のパッファメモリを用いて合成足廷が小さいフレーム位相配列を行うことのできるフレーム位相同期方式を提供することにある。

(課題を解決するための手段)

本発明によれば、入力フレーム 信号としての入力 時分割多重化信号を出力フレーム 同期信号に対して位相配列して出力フレーム信号を出力する方式であって、前記入力フレーム信号のフレームフ

該少型化手段は、前記ストア手段からそこにストアされた前記チャンネル信号を読み出しチャンネル信号を読み出しチャンペル信号を出したなみ出しチャンペル信号を前記出力フレーム信号の幾りの部分に付加して出力し、前記出力フレーム信号が前記出力オーバヘッド部と前記読み出しチャンネル信号を伝さるとを特徴とするフレーム位相同期方式が得られる。

さらに、本発明によればは号のの人のでは、大力のでは、大力のでは、一方の

放変換オーバヘッド部は変換フレーム同期信号を 合むフレーム位相同期方式において、前記クロッ ク型換フレーム信号を受けて前記変換オーバヘッ ド部を分離オーバヘッド部として、前記変換サブ フレーム部を分離サブフレーム部としてそれぞれ 分離するための分離手段と、終分離手段に接続さ れ前記分離サブフレーム部をストアするためのス トア手段と、前記分離手段に接続され前記分離オ ーバヘッド部と前記出力フレーム同期信号とを受 けて前記変換フレーム同期信号と前記出力フレー ム同期信号との間の位相差で決まる出力オーバへ ッド部を作成するための作成手段と、前記ストア 手段と前記作成手段とに接続され前記出力フレー ム間期は号を受けて放出力フレーム信号の一部に 前記出力オーバヘッド部を付加して出力するため の多位化手段とを含み、故多位化手段は、前記ス トア手段からストアされたチャンネル借号を読み 出して前記出力フレーム信号の残りの部分に前記 読み出しチャンネル信号を付加し、前記出力フレ - ム信号が前記出力オーバヘッド部と前記読み出 レチャンネル信号を伝送する出力サブフレーム部 とから成るようにしたことを特徴とするフレーム 位相同明方式が符られる。

(寒凝例)

以下本苑明について実施例によって説明する。 第1園を参照して、図示のフレーム配列部は、 第7回に示したフレーム配列部10と同様にバッ ファメモリ11、書き込み回路12、入力クロッ ク発生器13、入力フレーム同期信号発生器14、 読み出し回路 1 5 、出力クロック発生器 1 6 、及 び出力フレーム同期信号発生器17を促えている。 このフレーム配列部30はさらに入力フレーム信 母を分離オーバーヘッド部及び分離サブフレーム 部としてオーバーヘッド部及びサブフレーム部に 分離するためのデマルチプレクサ31、バッファ メモリ11から読み出したサプフレームとフレッ シュオーバーヘッド信号をマルチプレクスして出 カフレーム信号を生成するマルチプレクサ32、 及びフレッシュオーバーヘッド信号を作成するポ インター計算回路33を積えている。

デマルチプレクサ31は入力フレーム信号23 (第2図)、入力クロック22(第2図)、及び 入力フレーム同期信号21(第4図)を受け、フ レームは号のサプフレーム都28からオーバーへ ッド部27を分離し、ポインター計算回路33及 びバッファメモリ11にそれぞれ分離オーバーへ ッド部及び分離サブフレーム部を送出する。さら に、ポインター計算回路33に分離オーバーへっ ド部を送出した際、デマルチプレクサ31は音き 込み回路12に普き込み不可信号を送出する。一 方、パッファメモリ11に分離サブフレーム部を 込出した際、デマルチプレクサ31は串き込み回 出12にライトイネーブル信号を送出する。従っ て、書き込み回路12はライトイネーブル信号に 広答してパッファメモリ11にサブフレーム部を 書き込む。

マルチブレクサ3 2 は出力クロック 2 5 (第 2 図) 及び出力フレーム同期信号 (第 2 図) を受信する。出力フレーム信号のオーバーヘッド部 2 7 * (第 2 図) がマルチプレクサ3 2 から送出

されるべき時、マルチプレクサ32はポインター **計算回路33からフレッシュオーバーヘッド信号** を取り込み、読み出し不可信号とともに出力フレ ーム信号(第2図において)のオーバーヘッド部 としてフレッシュオーバーヘッド信号を読み出し 回路15に送出する。さらに、デマルチプレクサ 3 1 から出力フレーム信号のサブフレーム部 28~(第2図)が送出された時、マルチプレク サ32は読み出し回路15にリードイネーブル信 号を送出する。従って、読み出し回路15はリー ドイネーブル信号に応答してリードサブフレーム 低号としてバッファメモリ11に格納されたサブ フレーム部を読み出す。そして、フレッシュオー パーヘッド信号及びリードサブフレーム信号はマ ルチプレクサ32でマルチプレックスされて第2 凶に示すように出力フレーム信号として送出され

上述したように、読み出し回路 1 5 がマルチブレクサ 3 2 からイネーブル信号を受けた時のみ、 人力フレーム信号のサブフレームはバッファメモ

特開平3-179830(6)

リ11に単に格納され、バッファメモリ11から 読み出される。つまり、フレッシュオーバーヘッ ドがポインター計算回路から与えられ、マルチブ レクサ32から送出された時、バッファメモリ1 1 に格納されたサブフレーム部はバッファメモリ 11から読み出されない。従って、読み出し回路 が不動作のとき、パッファメモリ11に与えられ たサプフレーム28内のデータ信号はパッファメ モリ11に格納保持される。この実施例において、 オーバーヘッド部は2タイムスロットを貸えてい る。その結果、バッファメモリ11は2タイムス ロットで撮送されるデータ信号を格納するのに十 分なメモリ客量を持っており、従って、サブフレ ーム28内のデータ信号は失われない。フレッシ ュオーバーヘッド部が出力フレーム信号35にお いてオーバーヘッド部27~としてマルチプレク サ32から送出された後に読み出し回路15はイ ネーブル信号を受信した原、読み出し回路 15は バッファメモリ11内に格納されたデータ信号の 読み出しを明始する。従って、出力フレーム信号

従って、ポインター計算回路33は出力フレーム間期信号及び入力フレーム間期信号の位相差の 延延からフレッシュメッセージポインターPェを 計算して第2図に示すようにフレッシュオーバー ヘッド27~を生成する。

が3 図を参照して、ポインター計算回路 3 3 はデマルチブレクサ 3 1 から与えられた分離オーバーヘッド部にメッセージポインター P を取り込ん 同切信号から出力 フレーム 同期 信号の 遅延り と計算するための 減算 2 2 を解えている。 さらにで 計算インター計算回路 3 3 は次の計算方法に応じます インター計算回路 3 3 は次の計算方法に応じます インタード 2 7 6 れたタイムスロット番号である P . y . 及びx からフレッシュポインターP x を計算する。

P **s** (y - x) の時、

P x = (P - y) m o d f 1P > (y ~ x) の時、

P x = (P - y + x) mod f 1

ここで、『1は1フレームのタイムスロット数 又は長さを示す。

上述の計算を実行するため、ポインター計算回路33は、(ソーx)を実行するための第1の総算器43、(Pーy)modflを実行するための第2の総算器44、(Pー(ソーx))modflを実行するための第3の総算器45、及びPと(ソーx)とを比較して選択信号を生成するための比較器46を有している。第2及び第3の総算器44及び45からの(Pーy)modfl及び(Pーy+x)modflのうち一つが比較器46からの選択信号に応じてPxとして選択器47によって選択される。

コンパイナ48はPxとポインターデライバ4 1で分離されたFと祖み立て、フレッシュオーバ - ヘッド27~を生成する。

TDM通信袋盥がピットレートの異なるTDM

信号を用いている際、フレーム配列を実施する前に、これらTDM信号はピットレートにおいて互いにマッチしなければならない。

このため、第4図に示すようにフレーム配列部30の前段に入力クロックのTDM信号を異なる出力クロックの変換TDM信号に変換するためのクロック変換器50か用いられる。クロック変換器50からのクロック変換フレーム信号が第1図に関連して説明した入力フレーム信号としてフレーム配列部30に与えられる。

通常のクロック変換器がクロック変換器50と して用いられるけれども、ここでは、第5図及び 第6図を参照して新しいクロック変換器について 説明する。

人力TDM信号は第1及び第2のパルススタッフ同期、つまり、データ信号に対して2回のパルススタッフ同期を用いることによって生成される。 従って、TDM信号はデータ信号と第1及び第2のスタフパルスを有している。TDM信号は、第1のパルススタッフ同期によってデータ信号、T

特開平3-179830(プ)

D M 信号、及びバルススタッフ信号のクロックと 異なる出力クロックに位相配列されることが要求 される。

第 5 図及び第 6 図を参照して、クロック比較器 5 0 は入力TDM信号 6 1 と入力クロック 7 1 とを受け、入力TDM信号をデスタッフする第 1 のデスタッフ回路 5 1 を有している。入力TDM信号は 6 個のデータパルス 1 から 6 内に第 1 及び第 2 のスタッフパルス 8 1 及び 8 2 を持っている。

第1のデスタッフ回路 5 1 は入力 T D M 信号から第2のスタッフバルス c 2を取り除き、第 1 のバッファメモリ 5 2 に第 1 のデスタッフ回路 5 1 は第 2 のスタッフバルスの時間位置で入力クロックのクロックパルスを取り除き、第 1 のバッファメモリ 5 2 に第 1 のデスタッフ信号 6 2 は第 1のバッファメモリ 5 2 に 審 5 込まれる。

第 1 のスタッフ回路 5 3 は第 1 のパッファメモリ 5 2 に 第 2 の クロック 7 3 を送出し、 第 1 の パ

をして、第2のデスタッフ回路55は第1のスタッフ信号64と出力周期信号74を受け、第1のスタッフ信号64から第3のスタッフバルス83を収り除く。そして、第3のデスタッフ回路56に、第2のデスタッフ回路556に

第2のリムーブクロック75として送出する。

第3のデスタッフ回路56は第2のデスタッフ信号65及び第2のリムープクロック75を受け、第1のスタッフパルス s 1を取り除いて第2のバッファメモリ57に第3のデスタッフ回路56は第1のスタッフパルス s 1の時間位置で第2のリムーブクロック75のクロックパルスを取り除き、第2のバッファメモリ57に第3のリムーブクロック76を送出する。

第2のバッファメモリ57は第3のデスタッフはけ66及び第3のリムーブクロック76を受け、第3のデスタッフ信号66を格納する。

第2のスタッフ回路59は第2のバッファメモリ57に第3のクロック77を供給し、第2のバッファメモリ57に格納された第3のデスタッフは号66を第2のリード借号として読み出す。

第2の位相比較器58は第3のリムーブクロック76の位相と第3のクロックの位相とを比較し、第2のエラー信号を生成する。

第2のスタッフ回路59は出力クロック74を受け、第2のエラー信号に基づいて第3のクロックを生成する。その結果、第3のリムーブクロック76と第3のクロック77とは共通の平均周波数を持つことになる。さらに、第2のスタッフ回路59は第2のリード信号に第4のスタッフパルスs4を加え、出力同期信号74に同期した第2のスタッフ信号68を生成する。

このようにして、入力データ信号から出力同期 信号にスタッフ同期したデータ信号のスタッフ信 号を得ることができる。

(発明の効果)

以上説明したように、本苑明ではメモリ容量の小さいパッファメモリを用いて遅延が少ないフレーム位相配列を行うことができ、さらに、異なるピットレートのフレーム信号間でフレーム配列を行うことができるという効果がある。

4. 図面の簡単な説明

第1図は本発明が適用されたフレーム配列部の

特開平3-179830(8)

図

紙


ポインタ記算回路

出カフレーム信号


バッファメモリ


一災抵例を示すプロック図、第2図は第1図に示 すフレーム配列部における種々の信号間の時間関 係を説明するための図、第3回は第1回中のポイ ンクー計算回路を示すプロック図、第4図は本発 明が適用されたフレーム配列部の他の実施例を示 すプロック図、節5図は節4図において用いられ るクロック変換器を示すプロック図、第6図は第 7凶における経々の信号を示す凶、第7凶は従来 のフレーム配列部を示すプロック図、第8図は第 7図に示すフレーム配列部における種々の信号間 の時間関係を説明するための図である。

10…フレーム配列部、11…パッファメモリ、 12… 書き込み回路、13… 入力クロック発生回 路、14 … 入力フレーム 間 期信 号発生回路、 15 … 読み出し回路、16… 出力クロック発生器。












第6図




第3図



第 4 図





第7図

